IBM stapelt 0,7-nm-Chip und umgeht die Kosten von 0,3 nm
Im Juni präsentierte IBM einen 0,7-nm-Chip, der durch Stapelung gefertigt wurde – ein Weg, den Sprung auf 0,3 nm zu umgehen und die USA zurück an die Spitze der Siliziumtechnik zu bringen.
Deutsch · Ursprüngliche Diskussion auf Spanisch · Veröffentlicht
IBM stapelt einen 0,7-nm-Chip und überspringt die thermische Kontroverse
Im Juni präsentierte IBM einen 0,7-Nanometer-Chip, der durch das Stapeln von Schichten gefertigt wurde – ein Weg, den kostspieligen Sprung auf 0,3 nm zu umgehen. Der Schritt bringt die USA zurück an die Spitze der Siliziumtechnik, doch die Ankündigung warf mehr Fragen auf, als sie beantwortete.
Bei der Technik werden die „Etagen" des Halbleiters separat gefertigt und anschließend an den Seiten miteinander verbunden. Laut ersten Analysen verbessert diese Verbindung die Geschwindigkeit, ohne dass extreme Lithographie nötig ist. Das Versprechen: die Leistung von 0,3 nm zu geringeren Kosten. Die Details des Prozesses, einschließlich der verwendeten Materialien, machen diese Nachricht zu mehr als nur einer kommerziellen Ankündigung.
Die Debatte dreht sich um die Temperatur. Das Stapeln mehrerer Schichten, so die Skeptiker, müsste die Hitze vervielfachen; eine einzelne Schicht wird bereits zu heiß. Dagegen halten manche entgegen, dass die kleinere Größe die Temperatur senkt – nichts mit den alten AMD-Bratpfannen zu tun. Entscheidend ist, ob das Stapeln von zwei oder mehr 0,7-nm-Schichten wirklich einem 0,3-nm-Knoten entspricht oder nur ein Behelf ist, um die teuerste Lithographie zu vermeiden.
Eine grundlegende Frage bleibt offen: Ist das Stapeln von 0,7 nm dasselbe wie die Fertigung bei 0,3 nm, oder eine Übergangslösung? Mit der Ankündigung hat IBM einen stillen Kampf um einen Standard eröffnet, den niemand so richtig definiert. Und die Thermik? Alle sprechen darüber, niemand löst sie.
Im Juni präsentierte IBM einen 0,7-Nanometer-Chip, der durch das Stapeln von Schichten gefertigt wurde – ein Weg, den kostspieligen Sprung auf 0,3 nm zu umgehen. Der Schritt bringt die USA zurück an die Spitze der Siliziumtechnik, doch die Ankündigung warf mehr Fragen auf, als sie beantwortete.
Bei der Technik werden die „Etagen" des Halbleiters separat gefertigt und anschließend an den Seiten miteinander verbunden. Laut ersten Analysen verbessert diese Verbindung die Geschwindigkeit, ohne dass extreme Lithographie nötig ist. Das Versprechen: die Leistung von 0,3 nm zu geringeren Kosten. Die Details des Prozesses, einschließlich der verwendeten Materialien, machen diese Nachricht zu mehr als nur einer kommerziellen Ankündigung.
Die Debatte dreht sich um die Temperatur. Das Stapeln mehrerer Schichten, so die Skeptiker, müsste die Hitze vervielfachen; eine einzelne Schicht wird bereits zu heiß. Dagegen halten manche entgegen, dass die kleinere Größe die Temperatur senkt – nichts mit den alten AMD-Bratpfannen zu tun. Entscheidend ist, ob das Stapeln von zwei oder mehr 0,7-nm-Schichten wirklich einem 0,3-nm-Knoten entspricht oder nur ein Behelf ist, um die teuerste Lithographie zu vermeiden.
Eine grundlegende Frage bleibt offen: Ist das Stapeln von 0,7 nm dasselbe wie die Fertigung bei 0,3 nm, oder eine Übergangslösung? Mit der Ankündigung hat IBM einen stillen Kampf um einen Standard eröffnet, den niemand so richtig definiert. Und die Thermik? Alle sprechen darüber, niemand löst sie.
Auch verfügbar auf: English
Zusammenfassung einer Diskussion auf Burbuja.info - Foro de economía, actualidad y política., aus dem Spanischen übersetzt und vor der Veröffentlichung geprüft. Die ganze Diskussion lesen (16 Antworten).
Weitere Zusammenfassungen
-
Wooptix und die Zukunft der Halbleiter auf den Kanarischen Inseln
Wooptix will die Chip-Metrologie mit staatlicher Förderung revolutionieren. Stehen wir vor einer disruptiven Innovation oder einem neuen Fall von Technologieschwindel?
-
China durchbricht ASMLs Monopol bei der Chip-Lithografie
China hat angeblich ASMLs Monopol bei der EUV-Lithografie durchbrochen. Wettbewerb, Preise und der US-Druck stehen auf dem Spiel.
-
ASML: Das niederländische Monopol hinter den Maschinen für jeden Chip
ASML, der einzige Hersteller von EUV-Lithografiemaschinen, kontrolliert das kritische Glied der Chipproduktion. Sein Monopol befeuert den Handelskrieg mit China.
-
Krankmeldungen in Spanien steigen fünfmal schneller als im EU-Durchschnitt
Die Krankschreibungen in Spanien sind seit 2018 um 73 % gestiegen, in der EU hingegen nur um 16 %. Arbeitnehmer verlieren 4,9 Wochen pro Jahr – mehr als in jedem anderen OECD-Land.
-
Feijóo und eine Investitur am 15. Januar: Prognose, keine Tatsache
Ein kursierender Kalender sieht die Investitur von Feijóo um den 15. Januar vor, das spanische Parlament wird am 23. Dezember konstituiert; das sind geplante Termine, keine…
-
Spaniens Sánchez finanziert Marokkos Bahnmodernisierung mit 755 Millionen Euro
Der spanische Ministerrat genehmigte am 11. Februar 2025 ein Kreditlimit von bis zu 754.302.566 Euro für Marokko zum Kauf von 40 Intercity-Zügen, gebunden an die Vergabe an spanische Unternehmen.